爱乐彩天津十一选五

当DDR端接电阻放第一个颗粒

来源:一博自?#25945;? 时间:2019-4-8 类别:

作者:黄刚  一博科技高速先生团队队员

目前?#21040;?#23545;于DDR模块(一驱多)的端接电阻的摆放位置,就好像差分线对内要做等长,高速信号不能走直角,25G信号不能有很长的过孔stub一样,是一种SI常识性的范畴了。所以如果你遇到了一个DDR模块的端接电阻摆放错位置时,你觉得会怎么样?
 
前面说的关于一驱多的DDR模块端接电阻的摆放位置是一个SI的常识,我们都会把它摆放在最后一个颗粒处,就像下图这样。

 
DDR端接电阻放在末端,大?#19968;?#35828;,这种错误应该没人会犯了吧?很不巧,我们高速先生见过很多很多的案例,刚好有一个案例是连这种规则都违反的,而?#19968;?#19981;是在设计阶段,是已经生产出来的板子……
 
这是一个1拖4的DDR3模块,客户的目标是跑到800M,结果发现只能跑到400M,高速先生也本以为会是一个很难定位问题和优化的设计,结果把客户的板子一拿过来看,结果竟是犯了这样的错误。把端接电阻都放在了第一个颗粒的位置,如下图的时?#26377;?#21495;的拓扑,红色框框是端接电阻。 
 
我们第一步要做的是从仿真?#20808;?#39564;证测试结果,我们分别对800M的时钟和地址信号做下仿真,结果的确很符合测试的情况。
 
 

时?#26377;?#21495;在颗粒2是完全fail的,而地址信号也是裕量非常的小。另外客户?#30340;?#36305;400M,我们也仿真看看400M的情况。
 
 
恩,400M的话从仿真来看,无论是时?#26377;?#21495;还是地址信号都有一些裕量,测试能OK也是有可能的。

这个板子的问题和解决方法是都非常清晰的,在我司重新进行改板设计后,把端接电阻放回到它应该在的位置上,测试800M就没有任何问题了。这个案例是“血”的教训告诉我们,有的规则是不能随便更改的,尤其是已经得到?#21040;?#20844;认的规则,不然设计加工出来等待你们的就只有fail了。本期的文章就这么简单,希望能?#28304;?#23478;有一定的启发。



文章标签

案例分享 Cadence等长差分层叠设计串扰 串行 DDR | DDR3DFM 电阻电源Fly ByEMC反射高速板材 HDIIPC-D-356APCB设计误区PCB设计技巧 SERDES与CDR S?#38382;?/a> 时序射频 拓扑和端接 微带线 信号传输 Allegro 17.2 小工具 阻抗


线路板生产

热门文章

典型案例


爱乐彩天津十一选五
皇家娱乐上分 浙江今天十一选五 11选5前二组选7码复式 安徽时时快3开奖结果走势图 500彩票 上古世纪简单赚钱 pk10技巧论坛 陕西11选5开奖视频 县级移动广告代理赚钱吗 3d有几种玩法